Cadence Allegro PCB Design Solution

Cadence AllegroPCB Design Solution - масштабируемая, апробированная среда разработки печатных плат, предназначенная для решения современных технологических и методологических задач, для сокращения и повышения предсказуемости циклов разработки.

Описание

Allegro PCB Design Solution поставляется в базовой комплектации с набором различных опций и содержит все необходимое для создания слоев печатных плат в полностью интегрированном потоке проектирования. Среда Allegro PCBDesigner содержит в себе все необходимое для проектирования простых и сложных печатных плат

Рис.1 - Среда Allegro PCB Designer содержит в себе все необходимое для проектирования простых и сложных печатных плат

В составе базовой комплектации Allegro PCB Designer: общий модуль, среда управления ограничивающими условиями, редактор печатных плат, автоматический или интерактивный трассировщик, средства сохранения данных в промышленных форматах и среду проектирования механических компонентов конструкций (CAD).

Редактор печатных плат (PCB Editor) представляет собой среду с полным набором средств от базовых операций планирования, размещения и трассировки до репликации и расширенного планирования с промежуточными элементами для простых и сложных конструкций печатных плат (рис. 1).

Преимущества

• Является испытанным, масштабируемым и экономичным средством редактирования и трассировки печатных плат, поставляемым в базовой комплектации и с набором опций расширения конфигурации
• Избавляет от ненужных итераций благодаря потоку проектирования, осуществляемому с учетом заданных ограничивающих условий
• Поддерживает обширный набор правил для задания физических размеров, интервалов, технологических процессов, монтажа и тестирования (DFx), высокоскоростных соединений (HDI) и электрических высокоскоростных доменов
• Имеет общую систему управления ограничи-вающими условиями для создания, контроля и проверки этих условий «от конца к началу»
• Позволяет взаимодействовать с пакетами других производителей, что ускоряет процесс проектирования и дает возможность использовать лучшее в области интегрированных средств разработки

Технология PCB Editor

Среда редактирования печатных плат с учетом ограничивающих условий Главным компонентом Allegro PCB Designer является редактор топологий PCBEditor – интуитивная и простая в использовании среда, предназначенная для создания и редактирования конструкций как простых, так и сложных печатных плат с учетом заданных ограничивающих условий. Технология размещения, направляемого правилами монтажа DFA (Design For Assembly), позволяет компактно и безошибочно размещать компоненты

Рис.2 – Технология размещения, направляемого правилами монтажа DFA (Design For Assembly), позволяет компактно и безошибочно размещать компоненты

Широкий набор функций отвечает многочисленным требованиям проектирования и производства:

• Мощный набор средств планирования и размещения, в т.ч. репликация для ускорения процесса разработки
• Интерактивные средства перемещения, сжатия и редактирования областей образуют высокопроизводительную среду взаимодействия в реальном масштабе времени с отображением геометрических и временных границ
• Средства динамического изменения форм имеют функции рассечения и объединения медных полигонов во время итераций перемещения и трассировки
• PCB Editor также может генерировать полный комплект фотошаблонов, тестовых выходных данных, включая Gerber 274x, NC drill и тестов для проверки печатной платы без монтажа в различных форматах.

Управление ограничивающими условиями

Система управления ограничивающими условиями отображает в реальном масштабе времени геометрические размеры, интервалы, высокоскоростные данные со статусом соответствия для каждого этапа разработки. Каждая рабочая электронная таблица предоставляет интерфейс для создания, управления и проверки различных правил в иерархическом порядке. Используя это мощное приложение, проектировщики могут создавать, редактировать и просматривать наборы ограничивающих условий в виде графических топологий, которые выступают в качестве электронных «световых копий» при идеальной стратегии реализации. Поскольку ограничивающие условия связаны с базой данных, они могут направлять процессы размещения и трассировки для заданных сигналов.

Система управления ограничивающими условиями полностью интегрирована в PCB Editor, проверка может быть проведена в реальном масштабе времени в процессе разработки. Результаты проверки отображаются графически: успешно прошедшие проверку участки подсвечиваются зеленым, а участки, не соответствующие ограничивающим условиям - красным цветом. Это позволяет разработчикам непосредственно наблюдать за процессом проектирования и видеть результат любых изменений конструкции.

Планирование и размещение

Методология разработки печатных плат с учетом ограничивающих условий и правил включает в себя гибкий и мощный набор автоматических и интерактивных средств размещения. Инженер или разработчик может поместить компоненты или цепи в специальные «комнаты» («rooms») во время разработки или планирования. Компоненты могут быть отфильтрованы или выбраны по специальному обозначению, типу корпуса или посадочного места, по имени (названию) сети, номеру компонента или по номеру таблицы или страницы схемы.

Такая точность управления необходима в современных схемах, содержащих тысячи компонентов. Анализ сборок в реальном масштабе времени и обратная связь помогают улучшить это управление, повысить производительность и эффективность путем размещения компонентов в соответствии с корпоративными правилами или рекомендациями на основе результатов электромагнитного моделирования.

Динамическое размещение, направляемое правилами монтажа элементов (DFA, design-for-assembly), позволяет проводить проверку каждого корпуса во время интерактивного размещения компонентов (рис. 2). Обратная связь, создаваемая на основе двумерной матрицы классов и прототипов корпусов, обеспечивает минимальные требования к допускам. Используя принципы «сторона к стороне», «друг за другом» разработчики могут размещать компоненты для достижения одновременно оптимальной трассировки, технологичности и наилучших свойств сигналов.

Копирование размещений

Превосходная технология копирования размещений, реализованная в Allegro PCB Designer, позволяет пользователям быстро проводить размещение и трассировку похожих участков цепи. Она позволяет создавать шаблон цепи и ее трассировки, который можно применить ко всем аналогичным участкам цепи. Шаблон размещения компонента можно также использовать в других разработках с похожими цепями. При копировании размещений есть возможность поворачивать или зеркально отражать копируемый объект по горизонтали или вертикали. Все связанные с объектом элементы, включая скрытые слепые переходные отверстия, отображаются в нужных слоях при зеркальном отражении объекта.

Отображение и визуализация

Во всех программных пакетах редактора печатных плат PCB Editor есть встроенное средство трехмерной визуализации. Трехмерный интерфейс поддерживает различные опции фильтрации, имитацию рассматривания при помощи камеры, опции графического дисплея, такие, как сплошность (solid), прозрачность (transparency) и каркас (wireframe) и управляемые при помощи мыши панорама, увеличение и поворот дисплея. В трехмерном режиме поддерживается также отображение сложных сквозных структур и изолированных участков платы. При помощи контекстной структуры управления можно открывать многие окна, а трехмерные изображения могут быть скопированы и сохранены в формате JPEG (рис. 3).

Возможность переворачивать плату («flip») позволяет переворачивать плату по оси Y, соответствующим образом инвертируя базу данных на границах. Эта операция реорганизует отображение конструкции таким образом, что верхняя часть конструкции оказывается внизу, и нижняя – вверху. Для CAD-систем очень важно иметь возможность отображать вид снизу для инженеров, занимающихся лабораторной отладкой плат или тестированием в процессе производства. Возможность переворачивать плату предназначена не только для ее просмотра: в ее конструкцию при этом можно вносить изменения. Встроенное средство трехмерного отображения позволяет рассматривать участок платы или сложные переходные структуры под разными углами, с различным увеличением, с поворотом или вращением, чтобы уменьшить число итераций для разработчиков механических элементов конструкции и производителей печатных плат и не допустить внесения ошибок

Рис. 3 – Встроенное средство трехмерного отображения позволяет рассматривать участок платы или сложные переходные структуры под разными углами, с различным увеличением, с поворотом или вращением, чтобы уменьшить число итераций для разработчиков механических элементов конструкции и производителей печатных плат и не допустить внесения ошибок

Интерактивное редактирование

Опция трассировки для редактора печатных плат PCB Editor содержит мощные интерактивные средства контроля процесса автоматической трассировки и повышения ее производительности. Работая с любыми формами, углами и взаимными перемещениями компонентов, средства трассировки позволяют пользователям выбирать разные приоритеты действий.

Во время редактирования разработчик может в реальном масштабе времени видеть, сколько времени остается для выполнения соединений с заданными жесткими временными ограничениями. Интерактивный режим также позволяет проводить групповую трассировку многих сетей и интерактивную настройку сетей большой длины и с ограничениями по допустимым задержкам.

Трассировка шин

Режим трассировки шин (Multi-Line Routing) предназначен для трассировки сразу большого числа линий на печатной плате. Вместе с опцией «захвата контура» эта утилита позволяет в течение считанных минут проводить трассировку многих линий на участках конструкции, содержащей одновременно гибкие и жесткие элементы, в то время как при трассировке отдельных линий на это уходят часы. Опция «захвата контура» отвечает за вставку линий в гибкую часть конструкции (рис. 4).

Трассировка шин с опцией захвата контура ускоряет процесс трассировки на гибких участках конструкций печатных плат

Рис. 4 – Трассировка шин с опцией захвата контура ускоряет процесс трассировки на гибких участках конструкций печатных плат

Планирование и трассировка

Для планирования и трассировки печатных плат с высокой плотностью размещения, большим количеством ограничений и шинными соединениями может потребоваться значительное время. Процесс усложняет миниатюризация современных компонентов, новые уровни электрических сигналов и специальные требования к топологии, поэтому неудивительно, что традиционные CAD-технологии и средства не могут полностью реализовать замысел разработчика. Global Route Environment предоставляет технологию, позволяющую воспринять замысел разработчика и придерживаться его. Благодаря его архитектуре, предназначенной для планирования соединений, и процедуре глобальной трассировки пользователи впервые могут воплотить свой опыт и идеи при помощи инструмента, который воспринимает их естественным образом.

Пользователи создают абстрактные данные о соединениях при помощи архитектуры планирования маршрута соединений, быстро конвертируют его в готовое решение и могут проверить это решение при помощи программы глобальной трассировки. Применение абстракции соединений позволяет уменьшить число элементов от десятков тысяч до сотен, что приводит к существенному снижению объема непосредственной ручной работы проектировщика.

При использовании абстрактных данных процесс планирования и трассировки может быть также ускорен путем применения пространственного визуального отображения открытой области вместе с данными и замыслом разработчика. Затем программа трассировки отрабатывает все детали соединений в соответствии с этим замыслом, не прибегая к помощи пользователя, который раньше должен был одновременно контролировать процесс трассировки и разрешать проблемы соединений. Достигаемое при этом значительное упрощение процесса разработки по сравнению с применяемыми сегодня средствами позволяет пользователям создавать эффективные решения быстрее и легче, уменьшая длительность цикла разработки и повышая производительность труда (рис. 5).

Технология планирования соединений на плате Allegro Interconnect Flow Planner позволяет пользователям уменьшить число слоев и значительно сократить длительность цикла разработки

Рис. 5 – Технология планирования соединений на плате Allegro Interconnect Flow Planner позволяет пользователям уменьшить число слоев и значительно сократить длительность цикла разработки

Проектирование быстродействующих плат

Все более широкое применение новейших стандартных интерфейсов, таких, как DDR3, DDR4, PCI Express, USB 3.0 накладывает целый ряд ограничений, которые должны быть учтены при проектировании печатной платы.

Allegro PCB Designer с опцией High-Speed помогает легко и быстро достичь соответствия требованиям современных интерфейсов. Данная опция расширяет набор контролируемых электрических ограничений, которые гарантируют, что конструкция печатной платы будет соответствовать спецификациям современных интерфейсов.

Кроме того, High-Speed позволяет пользователям вводить расширенные правила проектирования путем использования формул вместе с существующими правилами или результирующие данные, например, реальную длину проводников.

Ускорение проектирования времязависимых цепей

Allegro PCB Editor с опцией High-Speed значительно ускоряет работу над высокоскоростными интерфейсами с помощью нового инструмента автоматической подстройки длины проводников для время зависимых цепей (Auto-interactive Delay Tuning – AiDT). AiDT дает возможность пользователям быстро подстраивать длину у выбранного набора сигналов на плате, например, байтового тракта или полностью всего интерфейса. Этот инструмент радикально снижает время разработки - с нескольких часов до нескольких минут (Рис.6).

Рис. 6 – Автоматическая подстройка длины проводников до и после применения нового инструмента Auto-interactive Delay Tuning

Поддержка технологии обратного сверления

Allegro PCB Editor с опцией High-Speed дает возможность пользователям применить технологию обратного сверления для переходных отверстий у наиболее критичных сигналов на плате. Это позволяет снизить множество паразитных эффектов, таких как отражение. В этом случае выходные файлы, Backdrill NC и таблица сверловки, будут содержать в себе всю необходимую для производителя информацию о соответствующих отверстиях с обратным сверлением.

Проектирование с учетом технологий производства

Allegro PCB Editor поддерживает технологии проектирования с учетом тестопригодности (DfT), c учетом возможности изготовления (DfF) и с учетом технологичности сборки (DfA). Все эти важнейшие ограничения проверяются на этапе разработки топологии наряду с электрическими ограничениями. Пользователи могут выбирать количество тестовых точек и размеры их контактных площадок, определять зоны запрета для размещения тестовых точек и создавать отчеты для проверки степени готовности платы к тестированию. В Allegro PCB Editor включена специальная функция контроля правил DfA в режиме реального времени. С ее помощью можно контролировать и визуально отслеживать на плате любые нарушения, связанные с зазорами между компонентами. При сближении компонентов на расстояние максимально допустимое правилами DfA программа автоматически выдаст предупреждение и «остановит» пользователя перед возможным нарушением правил.

Передача данных на производство

Allegro PCB Designer может генерировать полный набор файлов для производства и тестирования печатной платы, включая Gerber 274x, NC Drill, NC Route и т.д.. Но что особенно важно, Cadence поддерживает промышленную тенденцию перехода к «безгерберной» технологии производства с помощью нового универсального формата IPC-2581. Особенность данного формата заключается в том, что все данные, необходимые для производства, сборки, сверловки, фрезеровки и тестирования платы храниться в одном унифицированном файле. Пользователи могут выбирать данные для файла IPC-2581 с целью защиты своей интеллектуальной собственности. Импорт IPC-2581 в Allegro PCB Editor позволяет просматривать файл.

Миниатюризация

Маршрут проектирования HDI, управляемый ограничениями

При использовании BGA-корпусов с шириной выводов 1,0-0,8 мм и менее вплоть до 0,5 мм пользователи должны применять технологию монтажа с высокой плотностью соединений (high-density interconnect, HDI). Хотя миниатюризация и не является главной целью для многих сегментов рынка, использование BGA требует перехода наращивания является неизбежным при трассировке сложных BGA корпусов с тремя и более рядами выводов с каждой стороны.

Allegro PCB Design совместно с опцией миниатюризации (Miniaturization Option) обеспечивает сквозной маршрут проектирования с контролем полного набора правил и ограничений для различных стилей HDI проектов – от гибридного наращивания/совмещения до полностью основанных на процессах наращивания, например, ALIVH.

Кроме того, Allegro PCB Editor включает автоматические средства по применению технологии HDI в про- ектах для сокращения времени на разработку и последовательного улучшения конструкции (итеративный метод проектирования) (рис. 7).

Рис. 7 – Динамическое сопряжение контактных площадок и проводников при интерактивной трассировке значительно экономит время на этапе подготовки проекта к производству

Поддержка технологии встроенных компонентов

Уменьшение размеров конечного изделия может быть достигнуто различными путями. Один из них состоит в размещении корпусных элементов на внутренних слоях платы. Allegro PCB Designer при наличии опции миниатюризации предлагает технологию трассировки, управляемой ограничениями для встроенных компонентов.

Она поддерживает как традиционные технологии прямого и непрямого присоединения, так и новейшие технологии двустороннего подключения для одного компонента, вертикальное расположение компонента, встроенные компоненты для двусторонней платы. Опция миниатюризации позволяет пользователю создавать углубления и управлять ими на слоях, выделенных под размещение встроенных компонентов.

Создание аналоговых ВЧ и СВЧ плат

Пакет Allegro PCB Designer вместе с опцией проектирования аналоговых радиочастотных цепей Analog/RF Designпредставляет собой среду разработки для смешанных сигналов от создания схемы до планирования с сохранением истории изменений, позволяющую повысить производительность процесса проектирования радиочастотных изделий до 50%. Эта опция позволяет инженерам создавать, объединять и дорабатывать аналоговые радиочастотные и микрополосковые схемы совместно с цифровыми и аналоговыми схемами в среде Allegro PCB Designer. Имея развитые возможности планирования и мощные интерфейсы со средствами численного моделирования в радиочастотном диапазоне, эта опция позволяет инженерам начинать процесс проектирования радиочастотных схем из Allegro Design Authoring, Allegro PCB Designer или Agilent ADS.

Параллельная коллективная разработка

Для сокращения длительности цикла разработки все чаще организуются географически разнесенные коллективы разработчиков. Традиционно применяемые при коллективной разработке процедуры ручной проверки и доводки очень медленны, затратны по времени и связаны с риском внесения ошибок.

Технология Allegro PCB Design Partitioning реализует многопользовательскую параллельную методологию разработки для ускорения процесса и уменьшения времени планирования. С ее помощью множество разработчиков могут работать одновременно, имея доступ к общей базе данных независимо от удаленности. Разработчики могут разделять процесс проектирования на ряд задач или областей, для которых будет производиться планирование и редактирование, и поручать их нескольким членам коллектива. Разработки могут разделяться вертикально (секции) с программно задаваемыми границами или горизонтально (слои). В результате каждый разработчик может видеть все отдельные секции и видеть процесс создания конструкции и результаты других проектировщиков. Возможность такого разделения помогает значительно уменьшить длительность циклов разработки и ускорить процесс проектирования.

Технология автоматической трассировки печатных плат

Средство оптимизации для производства (DFM, Design For Manufacturing), входящее в трассировщик Allegro PCB Router, значительно уменьшает число впоследствии отбраковываемых изделий. Его алгоритмы обеспечивают возможность автоматического разнесения проводников с использованием всего имеющегося свободного места. Автоматическое разнесение проводников помогает повысить технологичность путем перемещения проводников для дополнительного увеличения зазоров между проводниками и выводами, между проводниками и контактными SMD-площадками и освобождения дополнительного места для проводящих полигонов. Пользователи используют преимущества гибкости задания допусков вручную либо по умолчанию.

Во время трассировки могут быть заданы свободные углы и контрольные точки. Алгоритмы DFM автоматически делают оптимальные отступы, начиная с наибольших и уменьшая их в доступных пределах. Средство создания контрольных точек автоматически вставляет на плате тестовые переходные отверстия или контактные площадки. Контрольные точки в виде тестовых переходных отверстий могут располагаться как на передней, так и на обратной стороны платы, что позволяет использовать односторонние или двусторонние тестеры. У разработчиков есть возможность выбора методологии вставки контрольных точек, соответствующей их производственным требованиям. Контрольные точки могут быть фиксированными во избежание необходимости модификации тестовой оснастки. Ограничивающие условия для контрольных точек включают в себя форму поверхности тестовых зондов, размеры переходных отверстий, сеток и минимальные расстояния между центрами отверстий.

Автоматическая трассировка, управляемая ограничениями для быстродействующих плат

Высокоскоростные ограничивающие условия и алгоритмы трассировки используют дифференциальные пары, сетевое планирование, временные параметры сигналов, уровень перекрестных помех, трассировку набора слоев и специальные требования к геометрии, предъявляемые к современным высокоскоростным цепям. Алгоритмы автоматической трассировки аккуратно выполняют трассировку с использованием переходных отверстий и вблизи них, а также автоматически поддерживают соответствие заданным временным или пространственным критериям. Автоматическое сетевое планирование применяется для уменьшения уровня шума в сетях, чувствительных к шуму. К различным областям можно применять раздельные правила проектирования, например, можно задать правило максимально плотного размещения в области проводников и менее строгие правила на остальной части платы.

Поддерживаемые операционные системы

• Sun Solaris
• Linux
• IBM AIX
• Windows

2013: квартальный накопительный релиз 3

Cadence Design Systems Inc. сообщила 29 августа 2013 года о выпуске квартального обновления для программного пакета Allegro.

Дополнения в релизе

• добавлена полнофункциональная возможность загружать 3D-модели компонентов и механических деталей в формате STEP для визуального контроля зазоров. STEP модель можно добавить непосредственно в редакторе символов или редакторе топологии. Специальная переменная steppath указывает путь к библиотекам STEP моделей на локальном диске пользователя или сервере. Готовую топологию теперь можно экспортировать в формате STEP в механические САПР. При этом поддерживаются различные опции экспорта для контроля размера общей STEP модели платы;

• добавлена новая технология автоинтерактивной трассировки Auto-Interactive Breakout (AiBT). Суть ее заключается в том, что программа в зависимости от действий пользователя автоматически создает проводники на обоих концах шины или интерфейса. При этом линии цепей на плате должны быть объединены в общую связку. При трассировке поддерживается режим, когда пользователь на одном экране может видеть оба конца связки одновременно;

• добавлен новый инструмент трассировки Auto-Interactive Add Connect (AiCC). Данная команда работает в двух режимах – ручном и автоматическом. Ручной режим ничем не отличается от стандартной команды Add Connect. При запуске автоматического режима пользователь вначале проводит кривую линию по маршруту прокладки трассы, а затем эта кривая преобразуется в готовую трассу;

• новая команда Detune позволяет удалить результат подстройки одиночной трассы или нескольких трасс по длине. Эта функция очень удобна в случае, если необходимо перенести трассы или поменять ограничения по задержкам.